(資料圖片)

據(jù)悉，三星電子計(jì)劃于明年生產(chǎn)第9代V-NAND閃存，該產(chǎn)品將采用雙層堆棧架構(gòu)，層數(shù)超過(guò)300層。另一方面，SK海力士計(jì)劃在2025年上半年量產(chǎn)采用三層堆棧架構(gòu)的321層NAND閃存。提高存儲(chǔ)密度的手段除了提高層數(shù)外，還包括其他方案。目前，4bit單元（QLC）型3D NAND閃存已經(jīng)實(shí)現(xiàn)商業(yè)化，而且SSD受益于此也已經(jīng)變成了“白菜價(jià)”。盡管SSD目前已經(jīng)有開(kāi)始漲價(jià)的跡象，但幾家大廠已經(jīng)開(kāi)始研發(fā)下一代的5 bit單元（PLC）方案，預(yù)計(jì)未來(lái)將推出容量更大、速度更快的固態(tài)硬盤(pán)。在FMS 2023閃存峰會(huì)上，SK海力士展示了其新型PLC（5-Bit MLC）技術(shù)的研究成果。這一技術(shù)原理上類似鎧俠2019年開(kāi)發(fā)的Twin BiCS FLASH技術(shù)，即用兩個(gè)2.5 bit單元，這樣雙線程同時(shí)寫(xiě)入的話一定會(huì)比5 bit存儲(chǔ)快得多。在5 bit單元中，一個(gè)存儲(chǔ)單元中可以包含32個(gè)不同的閾值電壓，而常規(guī)方式下用PLC寫(xiě)入并驗(yàn)證32個(gè)不同的閾值電壓所需時(shí)間是TLC的近20倍，這顯然是用戶無(wú)法接受的。因此，SK海力士設(shè)計(jì)了一種新型PLC，將一個(gè)5bit單元分為兩個(gè)2.5 bit點(diǎn)位，每個(gè)點(diǎn)也存儲(chǔ)2.5 bit。然后綜合各個(gè)點(diǎn)的數(shù)據(jù)獲得5 bit數(shù)據(jù)，這樣就可以使PLC寫(xiě)入時(shí)間與TLC（3bit單元）大致相同。實(shí)際上，Solidigm一年前已經(jīng)展示過(guò)首款采用PLC-NAND的SSD，它沿用了當(dāng)前QLC-NAND一樣的192層閃存，但由于每個(gè)單元由5 bit（而非4 bit）點(diǎn)組成，其密度增加至23.3 Gbit / mm?，創(chuàng)下了最高記錄；而憑借321層的第9代新型TLC-NAND，預(yù)計(jì)SK海力士有望達(dá)到20 Gbit / mm?以上的密度。然而，更多的層數(shù)也意味著更多的工作步驟和更高的成本，預(yù)計(jì)早期產(chǎn)品依然還會(huì)很貴。

關(guān)鍵詞：